

3/Pyrexia Paper
T-Stepoe
5/14 (2)
JC520 U.S. PTO
09/724979
11/28/00

(TRANSLATION)
PATENT OFFICE
JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application : August 21, 2000

Application Number : Japanese Patent Application
No.2000-249472

Applicant(s) : Sanken Electric Co., Ltd.

September 18, 2000

Kouzo Oikawa

Commissioner,
Patent Office

Application certificate
No.2000-3074212

日 本 国 特 許 庁

PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日

Date of Application:

2000年 8月21日

出 願 番 号

Application Number:

特願2000-249472

出 願 人


Applicant (s):

サンケン電気株式会社

2000年 9月18日

特許庁長官
Commissioner,
Patent Office

及 川 耕 造



出証番号 出証特2000-3074212

【書類名】 特許願

【整理番号】 S-9935A

【提出日】 平成12年 8月21日

【あて先】 特許庁長官殿

【国際特許分類】 H01L

【発明者】

【住所又は居所】 埼玉県新座市北野三丁目 6 番 3 号 サンケン電気株式会社
社内

【氏名】 大塚 康二

【特許出願人】

【識別番号】 000106276

【氏名又は名称】 サンケン電気株式会社

【代理人】

【識別番号】 100072154

【住所又は居所】 東京都新宿区百人町 2 - 5 - 8 科研ビル

【弁理士】

【氏名又は名称】 高野 則次

【電話番号】 03-3362-0032

【先の出願に基づく優先権主張】

【出願番号】 平成11年特許願第350064号

【出願日】 平成11年12月 9日

【手数料の表示】

【予納台帳番号】 059754

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9702387

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 ホール素子を備えた電流検出装置

【特許請求の範囲】

【請求項 1】 電気回路の電流を検出するための装置であって、
ホール素子を有する半導体基体と、
前記ホール素子を覆うように前記半導体基体の一方の表面上に配置された第 1
の絶縁膜と、
前記第 1 の絶縁膜の開口を通して前記ホール素子の複数の半導体領域にそれぞ
れ接続された複数の電極と、
前記第 1 の絶縁膜の上に配置され且つ前記複数の電極にそれぞれ接続された複
数の配線導体層と、
前記第 1 の絶縁膜及び前記複数の電極及び前記複数の配線導体を覆うように形
成された第 2 の絶縁膜と、
平面的に見て少なくとも前記ホール素子の主動作領域の一部を覆うように前記
第 2 の絶縁膜の上に配置されたシールド層と、
前記シールド層を覆うように形成された第 3 の絶縁膜と、
平面的に見て前記主動作領域に沿う部分を有するように前記第 3 の絶縁膜の上
に配置され被検出電流通路用導体層と
を備えた電流検出装置。

【請求項 2】 更に、前記被検出電流通路用導体層を覆うように形成された
第 4 の絶縁膜と、
平面的に見て少なくとも前記ホール素子の主動作領域の一部を覆うように前記
第 4 の絶縁膜の上に配置されたシールド層と、
を備えていることを特徴とする請求項 1 記載の電流検出装置。

【請求項 3】 電気回路の電流を検出するための装置であって、
ホール素子を有する半導体基体と、
前記ホール素子を覆うように前記半導体基体の一方の表面上に配置された第 1
の絶縁膜と、
前記第 1 の絶縁膜の開口を通して前記ホール素子の複数の半導体領域にそれぞ

れ接続された複数の電極と、

前記第 1 の絶縁膜の上に配置され且つ前記複数の電極にそれぞれ接続された複数の配線導体層と、

前記第 1 の絶縁膜及び前記複数の電極及び前記複数の配線導体を覆うように形成された第 2 の絶縁膜と、

平面的に見て前記ホール素子の主動作領域に沿う部分を有するように前記第 2 の絶縁膜の上に配置された被検出電流通路用導体層と

前記被検出電流通路用導体層を覆うように形成された第 3 の絶縁膜と、

平面的に見て少なくとも前記ホール素子の主動作領域の一部を覆うように前記第 3 の絶縁膜の上に配置されたシールド層と、

を備えた電流検出装置。

【請求項 4】 前記導体層は前記主動作領域の外周の少なくとも 3 / 4 に沿うように配置されていることを特徴とする請求項 1 又は 2 又は 3 記載の電流検出装置。

【請求項 5】 更に、前記導体層の上に磁性体から成る集磁体が配置されていることを特徴とする請求項 1 又は 2 又は 3 又は 4 記載の電流検出装置。

【発明の詳細な説明】

【 0 0 0 1 】

【発明の属する分野】

本発明は、ホール素子を備えた電流検出装置に関する。

【 0 0 0 2 】

【従来の技術】

ホール素子は、ここに印加される磁界に正比例した電圧即ちホール電圧を発生する。従って、ホール素子を電流通路に沿って配置すると、電流通路を流れる電流に比例して発生する磁界がホール素子に作用し、ホール素子から電流に比例した電圧を得ることができる。

【 0 0 0 3 】

【発明が解決しようとする課題】

ところで、本件出願人は、電流の検出感度を向上させるために、ホール素子を

含む半導体基体の上面に絶縁膜を設け、この絶縁膜の上に被検出電流の通路としての導体層を設けることをPCT/J P 9 9 / 0 5 4 0 8で提案した。この様に半導体基体上に導体層を被検出電流の通路とすれば、ホール素子の主動作領域に電流通路を近接させることが可能になり、検出感度が向上する。

しかし、ここには、誘導ノイズを防ぐための具体的手段が開示されていない。

【0004】

そこで、本発明の目的は誘導ノイズによる妨害を抑制して電流を高精度に検出即ち測定することができる電流検出装置を提供することにある。

【0005】

【課題を解決するための手段】

上記課題を解決し、上記目的を達成するための本発明は、電気回路の電流を検出するための装置であって、ホール素子を有する半導体基体と、

前記ホール素子を覆うように前記半導体基体の一方の表面上に配置された第1の絶縁膜と、前記第1の絶縁膜の開口を通して前記ホール素子の複数の半導体領域にそれぞれ接続された複数の電極と、前記第1の絶縁膜の上に配置され且つ前記複数の電極にそれぞれ接続された複数の配線導体層と、前記第1の絶縁膜及び前記複数の電極及び前記複数の配線導体を覆うように形成された第2の絶縁膜と、平面的に見て少なくとも前記ホール素子の主動作領域の一部を覆うように前記第2の絶縁膜の上に配置されたシールド層と、前記シールド層を覆うように形成された第3の絶縁膜と、平面的に見て前記主動作領域に沿う部分を有するように前記第3の絶縁膜の上に配置され被検出電流通路用導体層とを備えた電流検出装置に係わるものである。

【0006】

なお、請求項2に示すように、第4の絶縁膜を設け、この上に別のシールド層を設けることができる。

また、請求項3に示すように電流通路形成用導体層を基準にして半導体基体と反対側にシールド層を設けることができる。

また、請求項4に示すように、電流通路となる導体層をホール素子の主動作領域の外周の少なくとも3/4に沿うように配置することが望ましい。

また、請求項 5 に示すように集磁体を配置することが望ましい。

【 0 0 0 7 】

【発明の効果】

各請求項の発明によれば、単一又は複数のシールド層を設けるので、誘導ノイズ、又は電界ノイズ、又は電磁ノイズ等のノイズによる影響を軽減して電流検出の精度を高めることができる。

また、電流通過用導体層及びシールド層を半導体基体に一体的に形成するので、小型化及び低コスト化を図ることができる。

また、電流通路用導体層とホール素子とが一体化されているので、両者の位置関係が一定となり、複数の電流検出装置間の電流検出のバラツキが少なくなり、且つ使い勝手が良くなる。

また、請求項 4 の発明によれば、検出感度を更に高めることができる。

また、請求項 5 の発明によれば、磁電変換の効率を高めることができる。

【 0 0 0 8 】

【実施形態及び実施例】

次に、図 1 ～図 8 を参照して本発明の第 1 の実施形態及び実施例を説明する。

図 1 及び図 2 に示す電流検出装置は、大別してホール素子 1 と、金属製支持板 2 と、第 1 及び第 2 の電流通路用端子 3、4 と、第 1、第 2、第 3、第 4、第 5 及び第 6 の外部リード端子 6、7、8、9、10、11 と、第 1 の電流通路形成用導体としての第 1 の金属ワイヤ 12、第 2 の電流通路形成用導体としての第 2 及び第 3 の金属ワイヤ 13、14 及び導体層 15 と、絶縁板 16 と、下側シールド層 17 と、絶縁性外囲体としての樹脂封止体 18 と、上側シールド層 50 と、集磁器としての板状集磁体 51 とを備えている。

【 0 0 0 9 】

ホール素子 1 は、図 3 及び図 8 に示すように平面的に見て即ちホール素子 1 の主面及び支持板 2 の主面に対して垂直な方向から見て四角形であって、第 1、第 2、第 3 及び第 4 の電極 19a、20a、21a、22a を有している。第 1、第 2、第 3 及び第 4 の電極 19a、20a、21a、22a は、第 1、第 2、第 3 及び第 4 の配線導体層 19b、20b、21b、22b を介して第 1、第 2、

第3及び第4の端子19c、20c、21c、22cにそれぞれ接続されている。ホール素子1を使用する時には、第1及び第2の端子19c、20cに周知の制御電流供給回路が接続される。第3及び第4の端子21c、22cには周知の増幅器が接続される。第1、第2、第3及び第4の電極19a、20a、21a、22aは、図7及び図8に示す半導体基体23の第1、第2、第3及び第4の半導体領域24、25、26、27にそれぞれ接続されている。

【0010】

半導体基体23は、平面的に見て四角形の板状のシリコンから成り、n型の第1、第2、第3及び第4の半導体領域24、25、26、27の他に、第5、第6、第7及び第8の半導体領域28、29、30、31を有する。第5の半導体領域28はn型導電性を有し、半導体基体23の大部分を占めるp型の第8の半導体領域31の中に島状に形成され、図7に示すように平面的に見て十字状のパターンを有する。第1及び第2の半導体領域24、25は第5の半導体領域28の不純物濃度よりも高い不純物濃度を有する n^+ 型半導体領域であって、図7に示すようにY軸方向において互いに離間して対向配置され且つ第5の半導体領域28の中に島状に形成されている。この第1及び第2の半導体領域24、25には第1及び第2の電極19a、20aがオーミック接触している。第1及び第2の端子19c、20cに制御電流供給回路を接続すると、第1の半導体領域24から第2の半導体領域25に向かう方向又はこれと逆の方向性を有して第5の半導体領域28に周知の制御電流 I_c が流れる。従って、第1及び第2の半導体領域24、25を制御電流供給用半導体領域と呼ぶこともできる。

【0011】

第3及び第4の半導体領域26、27は、第5の半導体領域28のn型不純物濃度よりも高い不純物濃度を有する n^+ 型半導体領域であって、第5の半導体領域28のY軸方向の中央部分の両端の近くに配置されている。この第3及び第4の半導体領域26、27の一部は第5の半導体領域28に隣接し、残部はp型半導体から成る第6及び第7の半導体領域29、30に隣接している。X軸方向において互に対向している第3及び第4の半導体領域26、27には第3及び第4の電極21a、22aがオーミック接触している。第3及び第4の半導体領域

26、27はホール電圧検出用半導体領域と呼ぶこともできる。p型の第6及び第7の半導体領域29、30は n^+ 型の第3及び第4の半導体領域26、27の第5の半導体領域28に対する接触面積を制限するものである。

【0012】

第1及び第2の半導体領域24、25間に制御電流 I_c が流れ、この制御電流 I_c に対して直交するように磁界を印加すると、第3及び第4の半導体領域26、27間に周知のホール効果の原理に従ってホール電圧が得られる。従って、ホール素子1のホール電圧を発生させるための主動作領域は、第5の半導体領域28における第1及び第2の半導体領域24、25の相互間及び第3及び第4の半導体領域26、27の相互間である。しかし、概略的には第5の半導体領域28の全体をホール素子の主動作領域と呼ぶことができる。

【0013】

半導体基体23の一方の主面には多層絶縁膜32が設けられ、他方の主面には例えばアルミニウムから成る金属層33が設けられている。多層絶縁膜32は例えばシリコン酸化物から成る第1、第2及び第3の絶縁膜32a、32b、32cと、絶縁性接着材から成る第4の絶縁膜32dとから成る。例えばアルミニウムから成る第1、第2、第3及び第4の配線導体層19b、20b、21b、22bの一部は第1及び第2の絶縁膜32a、32bの間に配置され、これ等の一方の端は第1、第2、第3及び第4の電極19a、20a、21a、22aに。第1、第2、第3及び第4の電極19a、20a、21a、22aは第1の絶縁膜32aの開口を介して第1、第2、第3及び第4の半導体領域24、25、26、27に接触している。また、第1、第2、第3及び第4の配線導体層19b、20b、21b、22bの他端は第2及び第3の絶縁膜32b、32cの開口を介してこの上方に導出されて第1、第2、第3及び第4の端子19d、20d、21d、22dに接続されている。

【0014】

厚さ約0.1 μ mのモリブデン(Mo)層から成る導電性材料の上側シールド層50は、第2の絶縁膜32bの上に例えば蒸着又はスパッタリング又はメッキで形成されている。なお、このシールド層50は平面的に見て少なくとも第5の

半導体領域 2 8 を覆うように配置され、且つグランドに接続される第 4 の端子 2 2 c に対して電氣的に接続されている。第 3 の絶縁膜 3 2 c は蒸着又はスパッタリングで形成され、シールド層 5 0 を覆うように配置されている。第 2 の電流通路を形成するための導体層 1 5 は厚さ約 5 ～ 1 3 μ m の金 (A u) 層から成り、第 3 の絶縁膜 3 2 c の上にメッキ又は蒸着又はスパッタリングで形成されている。空気よりも透磁率の高い板状磁性体 (例えばフェライト、F e , N i 等) から成る集磁体 5 1 は導体層 1 5 の上に形成された第 4 の絶縁膜 3 2 d の上に配置されている。なお、集磁体 5 1 は平面的に見て少なくとも第 5 の半導体領域 2 8 を覆うように配置され導体層 1 5 の上に絶縁性樹脂接着材から成る第 4 の絶縁膜 3 2 d によって固着されている。集磁体 5 1 を板状磁性体とする代りに、第 4 の絶縁膜 3 2 d 上に蒸着、塗布等によって磁性体膜を形成し、これを集磁体とすることもできる。

【 0 0 1 5 】

支持板 2 は図 5 から明らかなように、この主面に垂直な方向から見て即ち平面的に見て全体的に四角形のパターンに形成され、ホール素子 1 よりも僅かに大きい面積を有する。この支持板 2 は 0 . 5 ～ 1 . 0 m m 程度の厚さを有する例えば表面にニッケルメッキ層を有する銅板から成る金属板であって、ホール素子 1 を機械的に支持する機能を有する他に、放熱板としての機能も有し、更に静電シールドとしても機能する。支持板 2 の対向する対の縁から第 5 及び第 6 の外部リード端子 1 0 、 1 1 が導出されている。この外部リード端子 1 0 、 1 1 はグランドに対する接続に使用される。第 1 及び第 2 の電流通路用端子 3 、 4 は支持板 2 の 1 つの縁に沿って配置されている。ホール素子を外部に接続するための第 1 ～第 4 の外部リード端子 6 ～ 9 は支持板 2 から僅かに離間している。支持板 2 、第 1 及び第 2 の電流通路用端子 3 、 4 、第 1 ～第 6 の外部リード端子 6 ～ 1 1 は図 5 で破線で示す樹脂封止体 1 8 によって被覆され、機械的に相互に連結される。

【 0 0 1 6 】

支持板 2 と第 1 及び第 2 の電流通路用端子 3 、 4 とホール素子用の第 1 ～第 6 の外部リード端子 6 ～ 1 1 とは図 6 に示すリードフレーム 4 0 に基づいて形成されており、同一の材料且つ同一厚みの金属板から成る。リードフレーム 4 0 は図

6で左側の端子3、6、8、10を相互に連結するための第1の帯状連結部分41と、右側の端子4、7、9、11を相互に連結するための第2の帯状連結部分42と、第1及び第2の帯状連結部分41、42を連結するための第3の帯状連結部分43とを有する。図6には1個のホール素子の端子3、4、6～11を含むリードフレーム40が示されているが、実際には1つのリードフレーム40に複数のホール素子のための多数の端子が設けられている。第1及び第2の電流通路用端子3、4及び第1～第6の外部リード端子6～11は樹脂封止体18が形成された後に図6の鎖線の位置で切断される。

【0017】

絶縁板16は平面形状がホール素子1よりも少し大きい四角形の例えばセラミック板であって、ホール素子1を支持板2から絶縁する機能の他に、磁性体層17及びホール素子1を機械的に支持する機能を有する。絶縁板16の上面にホール素子とほぼ同一の平面パターンを有するように形成されたシールド層17は例えば鉄、ニッケル、コバルト等の導電性を有する磁性体から成り、外部電界及び磁界をシールドする機能を有する。このシールド層17はワイヤ17aによって外部リード端子10に接続されている。このシールド層17は磁気シールド効果の他に、導体層15の電流に基づいて生じた磁束の経路の磁気抵抗を低下させる機能即ち集磁機能も有する。なお、誘導ノイズを防ぐための導電体層と磁気ノイズを防ぐための磁性体層との積層体をシールド層17とすることができる。また、シールド層17をCu、Mo等の非磁性導体とすることもできる。また、シールド層17をフェライト等の絶縁性磁性体層とすることができる。

【0018】

シールド層17を備えた絶縁板16は、図2及び図8に示すように支持板2の主面上に絶縁性接着層34によって固着されている。ホール素子1の下面の金属層33は半田等の導電性接合材層35によってシールド層17に固着されている。

【0019】

ホール素子1の例えばアルミニウムから成る第1、第2、第3及び第4の端子19c、20c、21c、22cは、図1に示すように第1、第2、第3及び第

4 の外部リード端子 6、7、8、9 に金属ワイヤ 36、37、38、39 によって接続されている。

【0020】

第 1 及び第 2 の電流通路用端子 3、4 の相互間に接続された第 1 の金属ワイヤ 12 は第 1 の電流通過を形成するためのアルミニウム線であって、被検出電流 I_s を第 1 及び第 2 の電流 I_{s1} 、 I_{s2} に分流した時の第 1 の電流 I_{s1} を流すことができるように形成されている。

【0021】

第 1 の電流通路に並列接続された第 2 の電流通路の電流 I_{s2} に基づく磁束をホール素子 1 に与えるために、例えばアルミニウムから成る導体層 15 が半導体基体 23 の主面に対して垂直な方向から見て即ち平面的に見て略 Ω 状に形成され、ホール素子 1 の主動作領域としての第 5 の半導体領域 28 が導体層 15 の内側に配置されている。この導体層 15 の一端部と第 1 の電流通路用端子 3 とがアルミニウムから成る第 2 の金属ワイヤ 13 によって接続されている。また、導体層 15 の他端部と第 2 の電流通路用端子 4 とがアルミニウムから成る第 3 の金属ワイヤ 14 によって接続されている。第 1 の金属ワイヤ 12 の一端から他端までの抵抗値を R_1 、第 2 の金属ワイヤ 13 と導体層 15 と第 3 の金属ワイヤ 14 との直列回路の一端から他端までの抵抗値を R_2 とし、第 1 及び第 2 の電流通路用端子 3、4 の抵抗は無視できるほど小さいとすれば、第 1 及び第 2 の電流通路の電流 I_{s1} 、 I_{s2} は次式に示す値になる。

$$I_{s1} = I_s \{ R_2 / (R_1 + R_2) \}$$

$$I_{s2} = I_s \{ R_1 / (R_1 + R_2) \}$$

【0022】

図 1 に示す電流検出装置で電流 I_s を検出又は測定する時には、第 1 及び第 2 の電流通路用端子 3、4 を電気回路に直列に接続し、且つ第 1 及び第 2 の外部リード端子 6、7 に周知の制御電流供給回路を接続し、制御電流 I_c を第 1 及び第 2 の半導体領域 24、25 間に流し、第 3 及び第 4 の外部リード端子 8、9 に周知の増幅器を接続する。これにより、被検出電流 I_s の一部から成る電流 I_{s1} が導体層 15 に分流し、アンペアの右ネジの法則に従って図 8 で破線で示す向きの

磁界Hが発生する。この磁界Hの向きは第5の半導体領域28の制御電流 I_c の向きに垂直であるので、第3及び第4の半導体領域26、27間即ち第3及び第4の電極8、9間にホール電圧が発生する。このホール電圧は磁界Hに比例し、磁界Hは被検出電流 I_s に比例するので、ホール電圧によって被検出電流 I_s を検出することができる。

【0023】

本実施例の電流検出装置は次の利点を有する。

(1) ホール素子の第5の半導体領域28を含む主動作領域の表面側がシールド層50で覆われているので、導体層15の電圧変化によって生じるホール素子の第3及び第4の端子21c、22c間の電圧変化即ち誘導ノイズ、及び外来の電界又は電磁界によるノイズをこのシールド層50で吸収即ち抑制することができ、ホール素子の第5の半導体領域28を含む主動作領域の耐ノイズ性を向上させることができる。

(2) 支持板2及び導電性接合層35aがホール素子の下側の誘導ノイズのシールド層として作用するので、これと上側のシールド層50とがホール素子の主動作領域を挟み込んだ状態となり、高いシールド効果を得ることができる。

(3) シールド層50を半導体基体23の上の絶縁膜32bと32cとの間に挟み込むように積層しているので、小型化を維持して良好なシールド効果を得ることができる。

(4) 集磁体51を有するので、導電層15の電流に基づいて発生した磁束を第5の半導体領域28に良好に導くことができ、電流検出感度を上げることができる。

(5) ホール素子1が形成されている半導体基体23の表面の絶縁膜32の上に電流通路としての導体層15を設け、この導体層15をホール素子1に隣接配置したので、電流通路をホール素子1に対して近接配置することが可能になり、電流 I_s の検出感度の向上を図ることができる。

(6) 電流通路としての導体層15をホール素子1の全周の3/4以上の、約95%を囲むように配置したので、平面的に見て略四角形の第5の半導体領域28の4つの辺の全ての方向から磁界即ち磁力線Hを第5の半導体領域28に作

用させることができ、電流 I_{s1} の検出感度の向上を図ることができる。

(7) 樹脂封止体 18 でホール素子 1、支持板 2、第 1 及び第 2 の電流通路用端子 3、4、外部リード端子 6～11、及びワイヤ 12～14、36～39、集磁体 51 を被覆しているので、これ等の一体化及び保護を良好に達成できる。

(8) 被検出電流 I_s を第 1 及び第 2 の電流 I_{s1} 、 I_{s2} に分割し、この一方の電流 I_{s2} を検出するので、半導体基体 23 の上の導体層 15 に例えば 100 A のような比較的大きな電流を流さずに、例えば 10 A 程度の小さい電流を流して被検出電流 I_s を検出することができる。なお、 R_1 と R_2 の比を 1 : 9 にすることによって I_s が 100 A の時に I_{s2} が 10 A になる。

(9) 第 1 の電流通路形成導体としての第 1 の金属ワイヤ 12 と、第 2 の電流通路形成導体としての第 2 及び第 3 の金属ワイヤ 13、14 及び導体層 15 とが同一の樹脂封止体 18 によって被覆された構成であるので、両者の温度差を小さくすることができ、温度変化による第 1 及び第 2 の電流 I_{s1} 、 I_{s2} の比の変化が少なくなり、精度の高い電流検出が可能になる。

(10) 第 1、第 2 及び第 3 の金属ワイヤ 12、13、14 は同一材料であるから、温度による抵抗変化率も同一となり、分流比の精度が高くなり、高精度の電流検出ができる。

(11) 絶縁板 16 を設けたので、ホール素子 1 と支持板 2 の電氣的分離を良好に達成することができる。

(12) シールド層 17 を設けたので、磁気及び電界に基づく外来ノイズを除去することができる。

(13) 支持板 2、第 1 及び第 2 の電流通路用端子 3、4、第 1～第 6 の外部リード端子 6～11 をリードフレーム 40 に基づいて形成することができるので、電流検出装置の製造が容易になり、このコストの低減を図ることができる。

【0024】

【第 2 の実施例】

次に、図 9 及び図 10 を参照して第 2 の実施例の電流検出装置を説明する。但し、図 9 及び図 10 において図 1～図 8 と実質的に同一の部分には同一の符号を付してその説明を省略する。また、第 2 の実施例の説明において、第 1 の実施例と

共通する部分は図 1 ～図 7 を参照する。

【 0 0 2 5 】

第 2 の実施例の電流検出装置は、図 8 の第 1 の実施例の電流検出装置から、第 1 の金属ワイヤ 1 2、絶縁板 1 6、シールド層 1 7、金属層 3 3、絶縁性接着層 3 4 及び導電性接合層 3 5 を省き、支持板 2 を A g ペーストから成る導電性接合層 3 5 a によって G a A s から成る半導体基体 2 3 の下面に固着し、この他は第 1 の実施例と同一に構成したものである。

【 0 0 2 6 】

第 2 の実施例の電流検出装置では、第 1 の金属ワイヤ 1 2 が省かれているので、第 1 及び第 2 の電流通路用端子 3、4 に流れる電流の全部が導体層 1 5 に流れる。

【 0 0 2 7 】

第 2 の実施例の電流検出装置は第 1 の実施例の上記 (1) ～ (7) 及び (1 3) と同一の利点を有する。

【 0 0 2 8 】

【第 3 の実施例】

図 1 1 に示す第 3 の実施例の電流検出装置は、図 1 0 に示した第 2 の実施例の電流検出装置に第 2 のシールド層 5 0 a を追加し、この他は図 1 0 と同一に構成したものである。図 1 1 においては、被検出電流が流れる導体層 1 5 と半導体基体 2 3 との間に第 1 のシールド層 5 0 を有する他に、第 4 の絶縁膜 3 2 d と集磁体 5 1 との間に M o (モリブデン) から第 2 のシールド層 5 0 a を有する。この第 2 のシールド層 5 0 a は、第 1 のシールド層 5 0 と同様に耐ノイズ性向上に寄与する。

なお、図 1 1 に示す電流検出装置において、第 2 のシールド層 5 0 a で目標のシールド効果が得られる場合には第 1 のシールド層 5 0 を省くことができる。

また、図 1 1 の電流検出装置の変形として、第 2 のシールド層 5 0 a と集磁体 5 1 との位置を逆にして集磁体 5 1 の上に第 2 のシールド層 5 0 a を配置することができる。

【 0 0 2 9 】

【変形例】

本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。

(1) 半導体基体 2 3 をシリコン又は G a A s 以外の 3 - 5 族化合物半導体等の別の半導体で形成することができる。3 - 5 族化合物半導体の場合は外部磁界や誘導ノイズの影響を受け易いので、シールド層 1 7、5 0 の価値がより高くなる。

(2) 第 1 の実施例において、絶縁板 1 6 及びシールド層 1 7 を省いてホール素子 1 を支持板 2 の上に直接に固着することができる。

(3) 図 1 1 の第 2 のシールド層 5 0 a と同様なものを図 8 の第 4 の絶縁膜 3 2 d の上に配置することができる。

(4) 半導体基体 2 3 中にホール素子 1 の出力電圧（ホール電圧）を増幅させるための増幅器を形成することができる。

(5) 半導体基体 2 3 に複数のホール素子を形成し、複数のホール素子の組合せで電流を検出し、この検出感度を高めることができる。

【図面の簡単な説明】

【図 1】

本発明の第 1 の実施例の電流検出装置を第 4 の絶縁膜、集磁体及び樹脂封止体を省いて示す平面図である。

【図 2】

図 1 の電流検出装置を A - A 線に相当する部分で示す断面図である。

【図 3】

図 1 のホール素子を示す平面図である。

【図 4】

図 1 のシールド層を有する絶縁板を示す平面図である。

【図 5】

図 1 の支持板、第 1 及び第 2 の電流通路用端子、及び第 1 ～第 6 の外部リード端子を示す平面図である。

【図 6】

図 1 の電流検出装置のためのリードフレームの一部を示す平面図である。

【図 7】

図 1 のホール素子の半導体基体を拡大して示す平面図である。

【図 8】

図 1 のホール素子の 1 部を図 1 の B - B 線によって示す拡大断面図である。

【図 9】

第 2 の実施例の電流検出装置を図 1 と同様に第 4 の絶縁膜、集磁体及び樹脂封止体を省いて示す平面図である。

【図 1 0】

図 9 のホール素子の 1 部を図 9 の C - C 線によって示す拡大断面図である。

【図 1 1】


第 3 の実施例の電流検出装置を図 1 0 と同様な装置で示す断面図である。

【符号の説明】


- 1 ホール素子
- 2 支持板
- 3、4 第 1 及び第 2 の電流通路用端子
- 6、7、8、9、10、11 外部リード端子
- 12～14 ワイヤ
- 15 導体層
- 50 シールド層

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図5】




【図 6】




【図7】




【図 8】




【図9】



【図 10】



【図 11】



【書類名】 要約書

【要約】

【課題】 ホール素子を使用して、電流を高精度に検出することが困難であった。

【解決手段】 ホール素子 1 を構成する半導体基体 2 3 の表面の絶縁膜 3 2 の上に電流通路としての導体層 1 5 を設ける。これをホール素子 1 の主動作領域を囲むように配置する。導体層 1 5 と半導体基体 2 3 との間に誘導ノイズを防ぐための Mo からなるシールド層 5 0 を配置する。

【選択図】 図 8

出 願 人 履 歴 情 報

識別番号 [000106276]

1. 変更年月日 1990年 8月31日
[変更理由] 新規登録
住 所 埼玉県新座市北野3丁目6番3号
氏 名 サンケン電気株式会社